Q. 회로설계 취업 관련 질문

답변 7

• 

  회로설계 멘토 삼코치삼성전자

  코부사장 ∙ 채택률 81% ∙

  회사

  일치

  ---

  채택된 답변

  안녕하세요, 회로설계 멘토 삼코치 입니다:) 질문자분의 스펙을 현업 기준으로 보면 결론부터 말씀드리면 “회로설계 직무 지원이 가능한 수준은 이미 확보되어 있고, 합격 가능성도 충분히 있는 상태”입니다. 다만 실제 합격 여부는 스펙 자체보다 “설계 경험의 깊이 + 말로 풀어내는 능력”에서 갈립니다. 지금 스펙을 현업 시선으로 하나씩 뜯어서 설명드리겠습니다. 학점 3.96/4.1은 회로설계 직무에서 상당히 강한 신호입니다. 특히 아날로그/메모리 설계 쪽은 학점 컷이 암묵적으로 높은 편인데, 이 정도면 서류에서 걸러질 이유가 없습니다. 실무에서는 “이 친구 기본 이론은 확실히 잡혀있겠네”라고 판단하는 기준선 역할을 합니다. AI 반도체 설계 대회 수상 경험도 좋은 포인트입니다. 다만 중요한 건 “수상 자체”가 아니라 “내가 어떤 역할을 했는지”입니다. 예를 들어 단순히 RTL 구현만 했는지, 아니면 구조 설계까지 들어갔는지에 따라 평가가 완전히 달라집니다. 현업에서는 이렇게 봅니다. 예를 들어 면접에서 이렇게 들어옵니다. “해당 프로젝트에서 throughput bottleneck이 뭐였고, 어떻게 해결했나요?” 이 질문에 단순히 “병렬화했습니다” 수준이면 탈락이고, “기존 구조에서 memory access latency가 병목이었고, 이를 해결하기 위해 double buffering 구조를 넣고 pipeline stage를 재구성했습니다” 정도까지 말이 나오면 설계 경험으로 인정됩니다. intel FPGA 교육 2주는 솔직히 말하면 가산점 수준은 아닙니다. 대신 “실제로 FPGA로 뭘 만들었는지”가 중요합니다. 예를 들어 단순 실습인지, 아니면 timing closure까지 잡아봤는지 차이가 큽니다. 현업 기준으로 좋은 예시는 이런 식입니다. “100MHz target clock에서 initial slack이 -3ns였는데, critical path 분석 후 register retiming과 pipeline stage 추가로 +0.5ns까지 개선했습니다” 이 정도면 실무형 경험으로 인정됩니다. TCAS-I (Sense Amplifier)는 오히려 가장 좋은 포인트입니다. DRAM Sense Amp는 실제로 삼성전자 메모리 설계 직무와 굉장히 밀접합니다. 여기서 중요한 건 “논문/리뷰 상태”가 아니라 “회로 이해도”입니다. 예를 들어 이 정도까지 설명 가능해야 합니다. 왜 cross-coupled inverter 구조를 쓰는지 offset voltage가 발생하는 원인 (mismatch, thermal noise 등) sensing delay를 줄이기 위해 어떤 트레이드오프가 있는지 bitline capacitance가 커질 때 동작이 어떻게 바뀌는지 현업에서는 Sense Amp를 이렇게 봅니다. “미세한 ΔV를 증폭해서 rail-to-rail로 만드는 구조인데, 결국 positive feedback loop의 속도와 안정성을 어떻게 잡았는지가 핵심” 여기서 한 단계 더 가면 합격권입니다. 예를 들어 “Sizing ratio (PMOS/NMOS) 조정으로 regeneration speed 개선 vs offset 증가 trade-off 분석” 이런 얘기가 나오면 바로 눈이 바뀝니다. 이제 현실적인 합격 가능성을 말씀드리겠습니다. 현재 스펙 기준으로 삼성전자 DS (메모리/파운드리) → 도전 가능 중견 팹리스 → 충분히 합격권 대기업 설계 직무 → 면접 준비에 따라 갈림 하지만 중요한 포인트 하나 짚겠습니다. 지금 상태는 “가능한 상태”이지 “합격이 보장된 상태”는 아닙니다. 회로설계는 스펙 싸움이 아니라 “설계자처럼 생각하는지”를 보는 직무이기 때문입니다. 현업에서 실제로 합격 갈리는 순간은 여기입니다. 같은 스펙 두 명이 면접에 들어옵니다. A는 “Sense Amp는 빠른 증폭을 위해 positive feedback을 사용합니다” B는 “초기 differential voltage가 작기 때문에 gm*ro 기반 이득이 아니라 regeneration time constant τ ≈ C/gm로 지배되고, 이걸 줄이기 위해 gm을 키우는 대신 offset 증가 문제가 생깁니다” 결과는 거의 100% B가 합격입니다. 그래서 질문자분에게 필요한 건 스펙 추가가 아니라 “설계 언어로 설명하는 능력”입니다. 정리하면 지금 상태에서 합격 확률을 올리는 방법은 딱 세 가지입니다. 첫 번째는 Sense Amp 프로젝트를 완전히 자기 것으로 만드는 것입니다. Cadence 기준으로 corner simulation (TT, SS, FF), Monte Carlo까지 돌려보고 offset 분포를 직접 해석해보는 수준까지 가면 베스트입니다. 두 번째는 “왜 이렇게 설계했는지”를 계속 파고드는 것입니다. 회로는 정답이 아니라 트레이드오프의 집합이라서, 선택 이유를 설명 못하면 설계 경험으로 인정되지 않습니다. 세 번째는 말로 풀어내는 연습입니다. 혼자서라도 “면접 답변처럼” 설명해보는 게 중요합니다. 실제로 현업에서는 “설계를 잘하는 사람”보다 “설계를 설명할 수 있는 사람”을 뽑습니다. 지금 스펙은 출발선이 아니라 이미 중간 이상 와 있는 상태입니다. 다만 마지막 문을 여는 열쇠는 경험의 깊이와 표현력입니다. 더 자세한 회로설계 컨텐츠를 원하신다면 아래 링크 확인해주세요 :) https://linktr.ee/circuit_mentor

  ---

  ---

  댓글 1

  k

  kokokoka

  작성자

  2026.04.04

  저는 석사도 고려중에 있는데, 아직 tape out 경험이 없습니다. 연구실에서 14nm공정으로 tape out 한다하여 관심이 생기는데, 취업을 석사 이후 진행할지, 아니면 그냥 이정도 학사 스펙으로 취업할지 고민이되어 이렇게 글을 남깁니다.

• 탁

  탁기사삼성전자

  코사장 ∙ 채택률 78% ∙

  회사

  일치

  ---

  채택된 답변

  역량은 회설쪽이 무조건 맞습니다. 직무유관경험이 있어야 서류 및 면접에서 유리한데, 질문자님은 수상경력도 있으시고 학점도 높으신편에 속해서 회설 쓰셔야합니다 다만 회설이 공정쪽보다는 티오는 적고 요즘 계약학과로 많이채워집니다. 따라서 서류만 뚫으면 인적성 및 면접배수는 동일해서 첫 목표를 서류뚫는것으로 잡으시고 경험을 잘 정리하셔서 수치를 근거로들며 전문적으로 작성해보시는 것을 추천합니다.

  ---

  ---

  댓글 4

  k

  kokokoka

  작성자

  2026.04.01

  virtuoso로 DRC, LVS로 오류 check 하고 pex 추출 후 hspice로 monte carlo 10k 돌리면서 , inverter 비율이라던가 clock feedthrough 같은 문제들을 확인하고 비율을 마추어 갔으며, layout시에 기존 pre-sim에서 보이던 skew 현상을 완화시켰습니다. 이런걸 바탕으로 작성해 나가면 서류 합격에 도움이 될까요? 또한 corner effect도 비교해보고, temperature도 room 기준(25도), 85도 testing 해보았습니다. 아직 tape out 경험은 전무입니다.

  탁

  탁기사삼성전자

  2026.04.01

  @kokokoka drc lvs는 검증파트가 따로있고 레이아웃도 파트가 배정돼있습니다. 학사분들은 디지털 베릴로그 검증쪽으로 많이가며 (논리회로 쪽) 클럭 맞추고 레이아웃 경험 당연히 모두 도움이됩니다.

  k

  kokokokakokokoka

  작성자

  2026.04.01

  @탁기사 답변 감사드립니다. 혹시 논문이 accept가 된다면 서류통과 확률이 더욱 올라갈까요??

  ---

  더보기
• P

  PRO액티브현대트랜시스

  코상무 ∙ 채택률 100%

  ---

  안녕하세요 멘티님~~ 결론적으로 “가능은 하지만 경쟁이 높은 영역”입니다. 학점·DRAM SA 연구·FPGA 경험은 강점이라 서류 경쟁력은 충분합니다. 다만 회로설계는 석사 비중이 높아 학부는 검증/FPGA/RTL로 우회 진입 후 설계 전환이 현실적입니다. TCAS 논문·설계 포트폴리오(회로, 시뮬, 결과)를 명확히 정리하면 합격 가능성 올라갑니다.

  ---
• 

  Top_TierHD현대건설기계

  코사장 ∙ 채택률 95%

  ---

  저는 인턴의 경험을 만드시는 것이 가장 필요하다 생각을 합니다. 인턴의 유무가 크리티컬한 영향을 미치며, 자소서의 소재거리도 발굴을 할 수 있기 때문에 상당한 이점이 되는 스펙이라 생각을 합니다. 자격증 취득 등도 중요한 부분이지만, 저는 이런 스펙들을 활용하여 최종적으로는 인턴을 해야한다고 생각합니다.

  ---
• 흰

  흰수염치킨삼성전자

  코전무 ∙ 채택률 58% ∙

  회사

  일치

  ---

  안녕하세요. 멘토 흰수염치킨입니다. 가능은 할거 같아요 스펙은 더 올려주면 좋고 실무 경험 쌓으면 도움돼서 인턴 도전해보세요! 도움이 되었으면 좋겠네요. ^_^

  ---
• 멘

  멘토 지니KT

  코이사 ∙ 채택률 67%

  ---

  ● 채택 부탁드립니다 ● 현재 스펙이면 회로설계 충분히 도전 가능한 수준입니다. 특히 DRAM 센스앰프 주제와 FPGA 경험은 방향성이 잘 맞습니다. 다만 합격을 가르는 것은 학점보다 실제 설계 이해도입니다. 회로 동작 원리를 설명할 수 있는지 시뮬레이션 결과를 어떻게 해석했는지가 핵심입니다. Cadence Spectre 같은 툴 경험이나 트랜지스터 레벨 분석을 보완하면 경쟁력이 크게 올라갑니다. 논문이나 프로젝트 하나를 깊게 파서 본인만의 설계 스토리를 만드는 것이 중요합니다.

  ---
• 개

  개미는오늘도뚠뚠삼성전자

  코부사장 ∙ 채택률 73% ∙

  회사

  일치

  ---

  안녕하세요 멘티님 취업준비로 고생많습니다. 질문에 대하여 답변드리자면, 현실적으로는 쉽지않습니다. 디지털인지 아날로그인진 알수없지만, 워낙 뽑는인원이적고 고스펙지원자들이 많다보니 실질적 경쟁률이 너무 높습니다. 차라리 많은 인원을 채용하는 직무로 입사하여 사내 잡포스팅제도를 이용하는것이 어떨까 싶네요

  ---
• AD

  

  반도체

  설계팀

  ---

  대기업 반도체 산업으로 취업하기 위해선, 직관적 해석능력과 사고력이 필요합니다. 핵심 역량과 배운 지식을 취업에 활용하고 싶다면 국비지원 강의를 추천합니다.

  확인하러 가기